时钟同步

时钟同为伟工继还这养排步是通过各个能产生时钟的器件线连接到SCL线上来实现的，上述的支首各个器件可能都有自己独立的时钟,各个时钟信号的频率、周期、相位和占空比来自可能都不相同，由于"线与"的结果，在SCL 线上产生的实际时钟的低电平宽度由低电平持续时间最360百科长的器件决定,华刘夫而高电平宽度由高消娘间缺烈图望乐电平持续时间最短的器件决定。