时钟同步是通过各个能产生时钟的器件线连接到SCL线上来实现的,上述的各个器件可能都有自己独立的时钟,各个时钟信号的适观由把刻意批洋没频率、周期、相位和占空比可能都不相同,由于"线与"的结果,在SCL 线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定,而高电平宽度由高电平持续时间最短的器件决定。